« FPGAのエリアを最適化する | Main | 今日の日記 »

2008.03.18

FPGAの消費電力の最適化

Advanced FPGA Design: Architecture, Implementation, and Optimizationから

入力信号の立ち上がりを改善させることで、突入貫通電流を減らし消費電力が減ると書いてある。僕の経験からだと、入力よりも出力を何とかした方が、明らかに消費電力が下がる。XPowerでも同じ結果になるはず。

この章は若干内容が怪しい。筆者のやり方で消費電力が減るのなら、XPower等でどれくらい減るのか示すべきだ。

|

« FPGAのエリアを最適化する | Main | 今日の日記 »

Comments

突入電流ではなく貫通電流でしょうが、出力(fanout等)を改善すれば次段の入力の立ち上がりが改善するので、同じことを言っていると思います。というか入力波形を何とかするためには前段の出力 (f/o や配線長) を何とかするしかないような気がしますが、その本ではどのような対策を挙げているのでしょうか?

入力波形が鈍ると定性的には CMOS での双対関係にある p/nTr の Vdd 〜 pTr 〜 nTr 〜 Gnd が導通状態になる(=貫通電流)時間が長くなるので無駄に消費電力を食うはず、ということですよね。

# FPGA 特有の事情は分かりませんが...

Posted by: m.ukai | 2008.03.19 at 09:03 PM

m.ukaiさん

ご指摘ありがとうございます。
貫通電流の間違いです。

To minimize the power dissipation of input devices, minimize the rize and fall times of the signals that device the input.

とまとめられており、m.ukaiさんのおっしゃっている理由が書いてあります。

実際にFPGAでいろんな回路を測定した経験からいいますと、送信側ドライブ能力を下げるというのは送信側、受信側とも消費電力を下げます。例えば、送信側のドライブ能力8mA、4mAで比較すると後者の方が立ち上がりが緩やかで、かつ消費電力も少なくなります。具体的なデータが出せずに申し訳ないですが、少なくともデジタルなIC同士の接続であれば、入力信号の立ち上がり速度は消費電力にあまり影響しないと感じています。

FPGAの消費電力で言えば、まずはドライブ能力、次にオンチップのターミネーションを使うかどうか、が真っ先に見直す所になります。そこにはいっさい触れずに、上記のような事だけ書いてあると、筆者の言っていることが説得力ないと思いました。

また、変なことや、言葉足らずな事を書いてしまうと思いますが、ご指摘いただけると助かります。

Posted by: なつたん | 2008.03.20 at 02:26 PM

Post a comment



(Not displayed with comment.)




TrackBack

TrackBack URL for this entry:
http://app.cocolog-nifty.com/t/trackback/18154/40548080

Listed below are links to weblogs that reference FPGAの消費電力の最適化:

« FPGAのエリアを最適化する | Main | 今日の日記 »