« Verilogをはじめよう! その3 | Main | 今日の日記 »

2007.09.24

Transaction-Level Modeling With SystemC その1

Transaction-Level Modeling With SystemCから。

.comの値段なんて、見なければ良かった。$77の本を、18000円で売るってどうよ。僕が買ったとき16,016円だったから、前向きに2000円得したと思おう。
本の説明はここ

メモ 5. Advantages of TLM

TLMを使うメリット
1. Early software development
2. Architeccture analysis
3. Functional Verification

|

« Verilogをはじめよう! その3 | Main | 今日の日記 »

Comments

ちょっと前は、3.Functional Verificationがメインでしたが、
最近は、1.Early software developmentがメインになっていると思います。
2.Architecture analysisは、TLMのタイミングに対する抽象度によって、大きく変わるため、
メリットがでるかでないかは、どんなモデルを使う(作る)かがキーだと思います

Posted by: 原山みや | 2007.09.24 at 10:01 PM

原山みやさん、こんにちは。

私も3がメインかと思っていましたが、世の中の流れは速いですね。
でも、1が一番面白いと思います。

Posted by: なつたん | 2007.09.25 at 06:18 PM

Post a comment



(Not displayed with comment.)




TrackBack

TrackBack URL for this entry:
http://app.cocolog-nifty.com/t/trackback/18154/16559053

Listed below are links to weblogs that reference Transaction-Level Modeling With SystemC その1 :

« Verilogをはじめよう! その3 | Main | 今日の日記 »