« 最近のへこみ | Main | 英語の勉強 »

2007.06.26

Verilog 1.0

日本語で読めるFPGAとVerilogのblogは本当に少ない。プログラミング人口的には数万人いるし、書籍だって日本語の本が、Haskellの何倍も売っている。にも関わらずblogを書いている人は少ない。理由ははっきりしていて、コンパイラだとか、シミュレータが高いのだ。あとは自分で動かすためには、FPGAのボードもいる。ほとんどの人は、コンパイラとかシミュレータとかを会社の設備として使っている。だからblogに書けない。

FPGAでblogを書いている人は、大学関係の人、自営業の人、駄目な大人の3種類に限られている。私は言うまでもなく3番目。大学関係の人と、自営業の人は個人的にはスキルが高いけど、基本的には数人でできる回路になる。数十人のチームで回路を作っている人たちのノウハウってのは全く出てこない。コンパイラのオプションやディレクティブで、最適化をどうかけたらこうなったなんて情報は門外不出の技術だ。gccで最適化かけたら、末尾再帰がジャンプになったよ、やたー、なんて口が裂けても言えない世界。それどころか、引数が4つまでだったらレジスタ渡しになるよ、程度でも情報がない。

例えばVerilogシミュレータで時刻0の動きに注意しないといけないのは、scanf使ってはまるくらいの、最初は誰でもはまる事なんだけどそういう情報もなかなか見つけにくい。ちなみに、このあたりはWriting Testbenchesが詳しい。

しかしVeritakの登場で、状況は変わる。本格的なVerilogシミュレータが、個人で買える値段で手にはいるようになった。FAQには初心者がはまるところが、わかりやすく説明されている。あわせて、Altera、XilinxがWeb editonやWebPackを出してきた。1万円だせば、FPGAのボードも買える。こういうお膳立てがそろって、ようやく個人でもVerilogのネタがかけるようになった。

今、まさにVerilog 1.0なんですよ。日本の設計力を底上げするためにも、もっとVerilogやFPGAの情報を共有したい。嘘、みんなであーだ、こーだやった方が楽しいじゃん。Just for fun !。自分が出せる所は少しずつ出していこう。

|

« 最近のへこみ | Main | 英語の勉強 »

Comments

こんにちは。

”VerilogやFPGAの情報を共有したい”そのとおりだと思います。
なるべくノウハウを包み隠さずに書くようにしています。記事を書いてみると今まで、そうなのかなと思いながらも流してたところを検証するようになるので勉強にもなります。
更に、ブログのコメントでVerilogのことを教えてもらったり助かっています。

Posted by: marsee | 2007.06.26 at 05:09 AM

Verilog 1.0ですか?

私とっては、Verification 3.0なのです。
Verilog 1.0(VHDL)は、Verification 1.0の世界。
Verification 2.0がVeraやeの時代。
そして、SystemVerilogとSystemCが使える今、Verification 3.0の時代が
昨年から始まった。

Posted by: 原山みや | 2007.06.26 at 09:25 AM

>>marseeさん
marseeさんの所は、本当にFPGAについて詳しく調査されていて
いつも勉強になります。私も負けないようにがんばらなければ。

検証とデバッグ手法に関しては、WWW上にもっともっと情報が
あっても良いと思うのですよ。FPGAのデバッグ過程が見られる
blogは本当に貴重ですので、これからも期待しています。

>>原山みやさん
後ろ向きなblogに、前向きなコメントありがとうございます。
そうだ、時代はVerification 3.0だ。

2.0では、新しい検証手法がそのまま新しいCADの導入を意味して
いたけど、3.0からは検証手法が特定のCADから独立し、ユーザー
自ら検証手法を造り上げる時代。Welcome to Verification 3.0!

Posted by: なつたん | 2007.06.26 at 07:07 PM

Post a comment



(Not displayed with comment.)




TrackBack

TrackBack URL for this entry:
http://app.cocolog-nifty.com/t/trackback/18154/15561616

Listed below are links to weblogs that reference Verilog 1.0 :

« 最近のへこみ | Main | 英語の勉強 »