なつたん

日本語で読めるFPGAとVerilogのblogは本当に少ない。プログラミング人口的には数万人いるし、書籍だって日本語の本が、Haskellの何倍も売っている。にも関わらずblogを書いている人は少ない。理由ははっきりしていて、コンパイラだとか、シミュレータが高いのだ。あとは自分で動かすためには、FPGAのボードもいる。ほとんどの人は、コンパイラとかシミュレータとかを会社の設備として使っている。だからblogに書けない。

FPGAでblogを書いている人は、大学関係の人、自営業の人、駄目な大人の3種類に限られている。私は言うまでもなく3番目。大学関係の人と、自営業の人は個人的にはスキルが高いけど、基本的には数人でできる回路になる。数十人のチームで回路を作っている人たちのノウハウってのは全く出てこない。コンパイラのオプションやディレクティブで、最適化をどうかけたらこうなったなんて情報は門外不出の技術だ。gccで最適化かけたら、末尾再帰がジャンプになったよ、やたー、なんて口が裂けても言えない世界。それどころか、引数が4つまでだったらレジスタ渡しになるよ、程度でも情報がない。

例えばVerilogシミュレータで時刻0の動きに注意しないといけないのは、scanf使ってはまるくらいの、最初は誰でもはまる事なんだけどそういう情報もなかなか見つけにくい。ちなみに、このあたりはWriting Testbenchesが詳しい。

しかしVeritakの登場で、状況は変わる。本格的なVerilogシミュレータが、個人で買える値段で手にはいるようになった。FAQには初心者がはまるところが、わかりやすく説明されている。あわせて、Altera、XilinxがWeb editonやWebPackを出してきた。1万円だせば、FPGAのボードも買える。こういうお膳立てがそろって、ようやく個人でもVerilogのネタがかけるようになった。

今、まさにVerilog 1.0なんですよ。日本の設計力を底上げするためにも、もっとVerilogやFPGAの情報を共有したい。嘘、みんなであーだ、こーだやった方が楽しいじゃん。Just for fun !。自分が出せる所は少しずつ出していこう。