« 今日も平和 | Main | Behind Closed Doors »

2005.12.29

Stratix2 VS Virtex4 その1

ST2とV4のどちらが速いかを試してみようと思い、井倉さんの
PCIデバイス設計入門から、回路を借りてくる。
動くかどうかさっぱりわからない自分のCPUよりはいいでしょ。

回路は、tgt7 verilog、オプション類はデフォ、制約は200MHzでやってみた。

Xilinx ISE 7.1 (webpack)
xc4vlx25 ff676 -12 → 203MHz達成

Altera Quartus 5.2 (Web edition)
EP2S15F672C5 → 214MHz達成

ありゃ、どっちもかわらないですね。もう少し差が出るかと思ったが
いまの状況では互角。
デバイスが微妙に中途半端なのは、どちらも無料のCADを使っているため。

今のところ、200MHz周辺でのパフォーマンスはそれほど気にしていない。
どちらかというと、100MHz~150MHzでのパフォーマンス比較が欲しかったり
する。

別のネタを探してこよう。

|

« 今日も平和 | Main | Behind Closed Doors »

Comments

なつたんさん

こんにちわ&あけましておめでとうございます.
Googleで「V4とSTR2のどっちが早いの?」みたいな感じでたどりついたら,なつたんさんでした.

XILもALTも友達がいて,このまえ3者で忘年会したときに「どっちが早いの?」という話になって,その場で正規版有償ツールでフィッティングしたんですが
・PCI/PCI-Xは互角
・お手製64ビットECCコントローラでSTR2が若干優位
・DDR-400コントローラ系は若干V4が優勢
・JPEGリアルタイムデコード回路はV4>STR2(乗算が多い)
というような結果です

単純な組み合わせ回路の速度評価だけでは,競合同士最新デバイスですから,同じのようだとおもっています.

うちの場合,ビデオチップ開発が主体なので,DSPブロックとBRAM(+PowerPCマニアだから)の使い勝手でV4が主だった用途ですが,情報処理や信号/暗号処理系ならSTR2のほうが独特のセル構造のために,使い勝手がいいと思っています.

とくに,STR2の構造は,幻のVANTIS社VF1アーキテクチャに酷似しており,6入力LUTを分割して使用できるため,局所的かつ数入力のXORが膨大な暗号処理などには小型かつ最適につくれるかと.

・・・
取り留めのないカキコでごめんなさい.

Posted by: 井倉将実 | 2006.01.06 at 04:44 AM

井倉さん、こんにちは。
コメントありがとうございます。

両方でDDRコントローラを動かした感想ですと、
PLLやDQS周りは、ST2の方が性能が良い気がします。
Virtex4は入手が遅かったせいか、使いこなしが
足りていないのかもしれません。

詳しくは言えないのですが、手持ちのASIC回路
(何かのコントローラ)ですと、ST2の方がかなり
早いですね。乗算無しの、無謀な組み合わせ回路
てんこ盛りなので、ST2のアーキテクチャに向いて
いるのだと思います。

あと、Virtex4で遅く感じるときは、ロジックでは
なく配置配線の結果がほとんどです。ですので、
ISEのバージョンが上がれば、うちの回路でも
ST2に追いつくかもしれません。

ぶっちゃけ、FPGAを意識して書いた回路は、どちらも
普通に200MHzとか達成できて驚かされます。

Posted by: なつたん | 2006.01.06 at 12:36 PM

こんにちは

DDRメモリの速度では,なつたんさんと私とで評価が違いますね.

たぶん受信側DQS位相シフタの使い方をEPLLでやるか,DQSピンでやるか,また受信データラッチのパイプライン段数と配置位置にも依存しているのではとおもいます.

この結果はCYCLONE使いのDDRとSP3使いの私のDDRでも同様にでますし.

結果として「乗算なし,ムーアマシンが主体」という回路はSTR2にはオッケーフォー!(謎)という回路でしょうね.
あと,論理合成ツールで大幅に変化します.
なつたんさんのところもASIC試作でFPGAを使うと思うのですが,うちもあるビデオASIC開発で,
合成をSymprifyPRO(AもXも某ASICもOK)をつかったところ,それまでSTR2のほうが早かったのに,合成後はV4のほうが劇速(+28%),STR2は逆に遅くなりました.

これには社員一員,みな驚きました.

・・・というと,XSTはヘボいんか?(ISE7.1SP2のころ).

ところでISE8.1に入れ替えたいですが,EDKの8.xがまだ出荷されていないので,切り替えができません.

Posted by: 井倉将実 | 2006.01.06 at 02:27 PM

井倉さん、こんにちは

これはXilinxの人に、1年ほど前に聞いたのですが、
Virtex → Virtex-E → Virtex2 → 2pro → Virtex4
と基本的なアーキテクチャが変わっていないので、
論理合成のアルゴリズムでノウハウたまっているのが
Xilinxのメリットとのことです。

まだ、Stratix2で最適化のノウハウがシンプリシティの
方で貯まっていないのかな、とも思います。

Posted by: なつたん | 2006.01.08 at 07:12 PM

井倉です

蛇足になってしまうので,このあたりでやめますが

>まだ、Stratix2で最適化のノウハウがシンプリシティの
>方で貯まっていないのかな、とも思います。
そのとおりです

詳細は公の掲示板にはかけませんが(個人的には話できる),単純にどちらのFPGAに力をいれているか?ということだけをいえば,SymplifyはXILINXが最適解です.

逆にALTERAが得意とする合成エンジンも当然あります.こちらのエンジンはXILINXはしったこっちゃない!というスタイルで突き進んでいますが,旧Leonardの流れを汲むこの合成は,めちゃくちゃすごい結果をたたき出しています.
H.264デコーダの合成結果ですが,使った場合にはフィジカルシンセサイザをONにしたときにQT2の30%は軽くいきました.
ただ,これに頼りすぎるとアーキテクチャにべったりの回路になり,ASICに持っていくのが大変(><)
HardCopyであればいいんですが,うちは150K/yearのICも作るので,ちょっと頼り切るわけにはいかないです.

XILINXのどのレベルの人にお伺いしたかわかりませんが,その話そのものをご存知なひとは,そうはいませんのでいい人をご存知ですね.

とまぁ,話の流れが変わってきそう&暴露話になりそうなので,このあたりで.

Posted by: 井倉 | 2006.01.09 at 05:37 AM

Post a comment



(Not displayed with comment.)




TrackBack

TrackBack URL for this entry:
http://app.cocolog-nifty.com/t/trackback/18154/7889472

Listed below are links to weblogs that reference Stratix2 VS Virtex4 その1:

« 今日も平和 | Main | Behind Closed Doors »