なつたん

だいぶん、時間が経ちましたが、Virtex4の技術トレーニング受けてきました。
FPGAもどんどん複雑になってきて、おもしろいと言えばおもしろいし、そろそろ
自分のエンジニアとしての限界も見えてきた気がするセミナーでした。
なにはともあれ、FPGAの進化の過程をリアルタイムで体験できていることには
素直に感謝したいと思います。

どーでもいい話なのですが、新しく入ってきた人のセンスを見るために、僕は
一つの質問をします。

FPGAでロジックを組む場合、次の回路で一番早いのはどれですか？次はどれですか？
と聞きながら、ホワイトボードに
a nor bとか、(a and !b and c) or (a and b and d)とか、a xor b xor c xor d xor
みたいに、4入力の論理を沢山書いていきます。

さっぱり分からない人もいれば、xorは遅くて、nandは速いとか答える人もいます。
FPGAやっていれば分かるのですが、LUTのアーキテクチャである以上、4入力1出力に
入っていれば、論理の複雑さとは関係なく遅延は一定です。
で、この説明をして、理解できる人もいれば、理解できない人もいて、その辺り
でFPGAの理解度や、エンジニアとしてのセンスを見てみたりしてました。

で、困ったのが、Virtex4って、2入力1出力だけLUTの速度が速いんですよ。さらに
Stratix2に至っては、LUTを7入力1出力くらいまで拡大できるので、上の理屈が
通じないんですね。

個人的にお気に入りの確認方法だったため、次の試験を考えようと思う今日この頃。