« 個人でFPGAを買うには | Main | 今日の読書 »

2005.07.30

SystemCさわったよ


よくわかるSystemCによるシステムデザイン入門! 読みました。

ついにSystemCも「よくわかる」とか軟派な題名がつく書籍が発売されました。
私もSystemCは初めてだったのですが、非常にわかりやすく読めました。
本に従ってシミュレータを導入し、いくつか回路を書いてみましたが、
回路っていうより、制限付きのCのプログラムのようなものしかできません。

回路を動かしてみた感じですが、この言語は今のハードウェアエンジニアの
生産能力を高める為に開発されたのではなく、ハードがわからないソフトウェア
エンジニアでもハードの開発ができるように開発されていますね。

今、RTLレベルで開発している人がSystemCに移行するには、回路図からRTLへの
移行よりももっと教育コストがかかると思います。SystemCにも、いくつかの
抽象度があるのですが、この言語の特徴を考えるとできる限りCLKを意識
しないように回路を書くべきです。CLK単位の処理を書くなら、Verilogの
方が早いですね。

回路図からHDLへの移行というのは、結局「HDLっていってもレジスタの変化する
条件をテキストで書くだけ」と気がつくかどうか(いわいるRTL)だと思うのです。
しかしSystemCでは、CLKそのものを意識しない、とりあえずシミュレーションで
機能を確認した後は、ツールにゲート数と速度のバランスを取らせて論理合成
になるでしょう。(この場合の速度は、CLKの周波数ではなく処理を終えるま
でのCLK数です。)

http://www.mentorg.co.jp/news/2005/050308.html

のメンターの記事にもあるように、これからはUntimedですよ。
さようならCLK。

|

« 個人でFPGAを買うには | Main | 今日の読書 »

Comments

まったく同感です。アルゴリズムをそのまま合成したいというのが、究極の欲求なんですよね。私なんかは、RTL使いから脱却できませんが、みなさんどうぞお先に、という感じです。

Posted by: たっく | 2005.08.24 at 09:41 PM

組み込みプログラミングでも、スタートアップ部や、割り込みなどで一部アセンブラを使わないといけないように、C言語設計になってもRTLの設計は残ると思います。
ものすごく頑張っても、RTL3割、C言語7割くらいにまでしかならないと思います。
メンターやセロクシカの開発環境を見る限り、実際のハードウェアとアクセス部分の設計がしんどいです。言語の普及とともに、その辺りが整備され、価格が下がらないと、まだまだ難しいですね。

Posted by: なつたん | 2005.09.02 at 08:27 AM

Post a comment



(Not displayed with comment.)




TrackBack

TrackBack URL for this entry:
http://app.cocolog-nifty.com/t/trackback/18154/5230494

Listed below are links to weblogs that reference SystemCさわったよ:

« 個人でFPGAを買うには | Main | 今日の読書 »