なつたん

(´･ω･｀)

こんなの見つけてしまった。
http://compilers.iecc.com/comparch/article/03-12-017

Verilogパースするだけで1～2年かかるのか・・・。
ツールを使えれば自動的に解析できるとは限らないのか・・・。
ツールを使う方法がベストじゃないのか・・・

というわけで、僕には無理だ。今回はあきらめる。
別の方法を考えよう。そうしよう。

というわけで、
========================== 終了 =========================