« Verilog構文解析開始 | Main | とばすぜとばすぜ空白 »

2004.05.08

今日もJavacc

OK 兄者
大きな第一歩だ。

ここにファイル置いておきます。

とりあえず、文字列"module"だけ解析するようにしました。
ああ、空白の処理が上手く言っていない。
今は、空白を全部すっ飛ばしてる。狙いの動作はそうじゃない。空白はトークンの区切りだ。


そして、クリエのカバー到着。透明カバーにしたら、新しい端末買ったようでいい感じ。

|

« Verilog構文解析開始 | Main | とばすぜとばすぜ空白 »

Comments

The comments to this entry are closed.

TrackBack


Listed below are links to weblogs that reference 今日もJavacc:

« Verilog構文解析開始 | Main | とばすぜとばすぜ空白 »